台積電預告1.6奈米製程將於2026年底量產：帶來了哪些改進與新挑戰？

近日台積電在荷蘭阿姆斯特丹舉行的歐洲開放創新平台 （OIP） 生態系統論壇上宣佈，該公司未來幾年的計畫基本保持不變，將於 2025 年底開始量產 N2（2 奈米級）製程，並於 2026 年底量產 A16（1.6 奈米級）製程。

台積電設計基礎設施管理主管 Dan Kochpatcharin 表示：“您在這裡看到的路線圖與六個月前的技術研討會上看到的技術路線圖相同。我們有 N2、N2P，它們將於明年和後年投入生產。接下來是2026年底量產的A16。”事實上，所有這些工藝技術都計畫在 2026 年底投入大量生產 (HVM)。

從技術上講，N2、N2P、N2X 和 A16 有很多相似之處：它們都基於全環繞柵 (GAAFET) 奈米片電晶體。其中，N2 系列使用超高性能金屬絕緣體金屬 (SHPMIM) 電容器來降低電晶體通孔電阻以提高性能效率，而 A16 將使用台積電的超級電軌 （SPR） 背面供電網路 (BSPDN) 來進一步改進它。

N2P它比典型的 N2 提高了性能，但它不會增加與背面供電相關的複雜性，這對於客戶端裝置（例如智慧手機和入門級 PC 的片上系統 (SoC)）來說是最佳選擇。當然，N2X 通過增加更高的電壓進一步提高了性能，這可能對各種應用（例如高性能 CPU）都有好處。

A16的BSPDN技術可實現增強的供電，將所有電力路由到晶片的背面，並實現更高的電晶體密度。雖然這個 BSPDN 解決了一些挑戰，但它也增加了其他挑戰，因此需要額外的設計工作。

正如台積電設計解決方案探索總監 Ken Wang 所指出的，“天下沒有免費的午餐”。背面供電也增加了必須緩解的散熱問題。當前實施的 BSPDN 最適合資料中心級AI 處理器，而台積電目前瞄準的正是 A16 所針對的細分市場。

與N2P製程相比，台積電承諾A16在相同的電壓和複雜性下性能提高 8%-10%，或者在相同的頻率和電晶體數量下降低 15%-20% 的功耗。此外，台積電估計高階 AI 處理器的晶片密度將是之前的 1.07 倍至 1.10 倍，具體取決於所使用的電晶體類型和庫。

台積電設計解決方案探索和技術基準測試部門總監 Ken Wang 表示，從架構上講，A16 電晶體類似於 N2 電晶體。這簡化了從 N2 到該工藝技術的遷移。

“從 N2P 到 A16 的邏輯佈局遷移實際上非常簡單，因為單元結構和大多數佈局模式都非常相似，”Ken Wang說。“因此，除了保持相同的正面結構外，A16 的美妙之處在於它繼承了 N2 器件寬度調製的 NanoFlex 功能，以實現最大的驅動力。”

台積電的超級電軌技術通過專用觸點將背面供電網路直接連接到每個電晶體的源極和漏極，從而最大限度地減少導線長度和電阻，從而最大限度地提高性能和電源效率。在生產方面，這種實現是最複雜的 BSPDN 設計之一，超過了英特爾的 Power Via 的複雜性。

然而，先進的 BSPDN 實現也意味著晶片設計人員必須完全重新設計他們的供電網路，以新的方式進行布線。因此，應用新的佈局布線策略，這是意料之中的。此外，他們必須進行一些熱緩解，因為晶片的熱點現在將位於一組線路下，從而使散熱更加困難。

使用BSPDN設計晶片本質上意味著隨著許多事情的變化而採用新的實現方法，包括設計流程本身。Ken Wang提到了新的熱感知佈局布線軟體、新時鐘樹結構、不同的 IR-Drop 分析、不同的電源域和不同的熱分析核簽等的使用。

考慮到新的實現流程，需要新版本的 EDA 工具和模擬軟體。由於A16是類似於台積電的 N2 的節點，因此許多事情都已準備就緒，即便是在 Cadence 和 Synopsys 等領先製造商的之前0.5版本的 EDA 工具中。

“A16 是一種適用於具有複雜路線和密集 PDN （供電網路）的設計的技術，”Ken Wang說。“然而，它也帶來了新的挑戰，因此需要額外的設計工作。我們的背面觸點 VB 也需要勤奮地進行完整的晶片驗證。與此同時，我們有一個全面的 A16 EDA 支援計畫，該計畫正在進行中，我們將繼續更新 A16 EDA 狀態。”