AMD Zen 6架構將採用台積電 N3E 製程，4 奈米則用於下一代 cIOD 和 sIOD

據傳 AMD 將在 3 奈米台積電 N3E 代工節點上製造實現 "Zen 6" 微架構的下一代 CCD（核心複合晶片）。這則傳聞來自 Chiphell 論壇，該論壇對過去有關 AMD 的傳言進行了正確的解讀。

顯然，AMD 還將為其下一代製程更新 I/O 晶片，在 4 奈米代工節點（可能是台積電 N4C）上製造這些晶片。與台積電 N5 相比，台積電 N3E 節點的速度提高了 20%，功耗降低了 30%，邏輯密度提高了約 60%，而該公司目前用於 "Zen 5" 晶片的台積電 N4P 節點與 N5 相比，邏輯密度和功耗僅有微小提高。

最有趣的消息可能是新一代 I/O 晶片。AMD 將在 4 奈米節點上製造這些晶片，這比當前 I/O 晶片所採用的 6 奈米節點有了顯著提升。在客戶端方面，4 奈米製程將使 AMD 能夠為新的 cIOD 提供更新的 iGPU，很可能是基於更新的圖形架構，如 RDNA 3.5。這也將使 AMD 有機會為其桌上型處理器配備 NPU。

此外，AMD 還將有機會更新其關鍵 I/O 組件，如 DDR5 記憶體控制器，以支援 CUDIMM 解鎖的更高記憶體速度。預計在 PCIe 方面不會有任何更新，因為 AMD 預計將繼續使用 Socket AM5，這決定了 cIOD 可以提供 28 條 PCIe Gen 5 通道。至多，處理器提供的 USB 介面可以透過晶片上的主機控制器更新為 USB4。

在伺服器方面，新一代 sIOD 將為時脈驅動程式支援的 DDR5 記憶體速度帶來急需的提升。根據 Radeon RX 9000 系列和 RDNA 4 在市場上的表現，AMD 可能會憑藉其下一代 UDNA 架構重新進入發燒級市場，該架構將同時用於圖形和運算。該公司的下一代獨立 GPU 將採用台積電 N3E 代工節點。