Intel 18A 製程正式開放代工！電晶體密度提升 30%

Intel 官方網站悄悄更新了關於 18A (1.8 奈米級) 製程節點的描述，聲稱已準備好迎接客戶專案，並將在今年上半年開始 tape-out (流片)，有需求的客戶可以隨時聯繫。Intel 宣稱，這是北美地區率先量產的 2 奈米以下製程節點，已有多達 35 家產業生態夥伴加入，涵蓋 EDA 晶片設計工具、IP 智慧財產權、設計服務、雲端服務、航空國防等各個領域。

Intel 原本計畫在 20A (2 奈米級) 製程上，首次導入 RibbonFET 環繞閘極電晶體、PowerVia 背面供電兩大關鍵製程技術，藉此超越台積電，重奪製程技術領導地位。

但根據官方說法，18A 製程進展順利，超出預期，因此原先計畫在 Arrow Lake 處理器上首度採用的 20A 製程取消 (改為台積電 N3 代工)，下一步直接躍進 18A 製程。

18A 製程：集結創新技術之大成，劍指效能與密度雙重巔峰

為了在技術上實現彎道超車，Intel 可謂傾注全力，將諸多創新技術集結於 18A 製程之中。其中，最受矚目的莫過於 RibbonFET 環繞閘極電晶體 以及 PowerVia 背面供電技術。這兩項技術，被視為是 Intel 挑戰台積電，乃至於重塑半導體產業格局的關鍵武器。

RibbonFET 環繞閘極電晶體，是一種全新的電晶體結構設計。相較於傳統的 FinFET 電晶體，RibbonFET 採用「環繞式閘極」設計，能更全面地包覆住電晶體通道，大幅提升電晶體的控制能力，進而提升晶片的效能與能源效率。這項技術的導入，預期將使 18A 製程在效能上取得顯著突破，為 Intel 處理器帶來更強悍的運算能力。

PowerVia 背面供電技術，則是另一項創新。傳統的晶片供電，是透過晶片正面進行，不僅佔用晶片空間，也容易產生訊號干擾。而 PowerVia 技術，則是將供電線路移至晶片背面，實現「正面訊號、背面供電」的設計。這項技術的優勢在於，可以大幅簡化晶片正面線路布局，釋放出更多空間用於佈建電晶體，進而 有效提升晶片密度。

根據 Intel 官方數據，相較於 Intel 自家 Intel 3 製程，18A 製程在 效能上可提升高達 15%，電晶體密度更可提升 30% 之多。效能與密度的雙重提升，讓 18A 製程在競爭激烈的半導體市場中，更具備了強大的競爭力。

Intel 首款採用 18A 製程的自家產品，是代號 Panther Lake 的下一代行動處理器，預計今年下半年量產並發布，明年還會有代號 Clearwater Forest 的新一代 Xeon 處理器問世。

台積電方面，計畫在今年底開始量產 N2 2 奈米級製程，首款產品預計明年上市，首發客戶依然是蘋果 (Apple)。

根據目前已知的資料，台積電 N2 製程的電晶體密度更高一些，Intel 18A 則在效能方面具有優勢，但最終表現仍需視實際產品而定。