ADVERTISEMENT
算一算，Intel 的 Core 微架構已經發展到了第六代的 Skylake，中間還經歷換湯不換藥的 Haswell Refresh，以及在桌上型電腦市場相當無感的 Broadwell。Skylake 先前僅釋出關於整合的繪圖核心資料，對於其它部分幾乎是毫無所悉。
近日在舊金山舉行的 IDF15 開發者論壇，終於釋出有關於 Skylake 微架構資訊。首先就是為何 Skylake 取消了 Haswell 和 Broadwell 所使用的 FIVR 設計，原因是 FIVR 在 TDP 4.5W 的 Skylake-Y 型號效率不彰，於是整個 Skylake 微架構就把 FIVR 移除。但 Intel 正在研究更適合低 TDP 型號處理器使用的 FIVR，預計將在 2017 年 Ice Lake 重新加入。
▲綜觀 Skylake 進步之處。
ADVERTISEMENT
上面這張圖片展示出 Skylake 的改進之處，除了已知的晶片組 I/O 部分有重大改變之外，核心部分沒有意外地朝向每個時脈更多指令、提升效率的方向進行。負責連結核心內部各處功能的 Ring 和 LLC 部分，也提升了吞吐量性能，鏡頭捕捉影像後負責處理的 ISP 也內建在核心之中。
其它部分就是已知的規格，記憶體部分升級 DDR4 雙通道支援能力，繪圖核心支援 DirectX 12、部分產品會採用 GT3＋eDRAM 以及 GT4＋eDRAM 的封裝形式。超頻能力因為 BCLK 基本參考時脈獨立，而能夠大幅超頻不影響其它如 PCIe 的運作。
▲處理核心進步之一。
ADVERTISEMENT
接下來的簡報中，可以看見 Skylake 強化了前端部分，分支預測器的容量和準確度皆有提升，更深的緩衝區提供更寬的指令支援性，以及更快的預取速度。亂序執行緩衝區也提升容量，能夠提取更多指令加強平行化處理。
處理單元部分加入更多的單元，同時減少處理延遲，當單元不處理時就關閉省電，AES-GCM 和 AES-CBC 加密演算法可分別提升 17％ 和 33％。載入與儲存頻寬也因為緩衝區的加大跟著變大，也換了更好的演算法處理 page miss 和 L2 快取失誤，將執行結果回寫和移除微指令的引退單元也有提升，增強了超執行緒效能。
▲處理核心進步之二。
ADVERTISEMENT
簡單來說 Skylake 加寬加深了指令暫存區，除 In-Flight Loads 和 FP Register File 不變之外，In-Flight Stores 提升了 33％，Scheduler Entries 更是提升 60％以上。其它像是 AVX2 硬體線路也可在不需要時關閉，節省耗電量。
▲Skylake 與 Sandy Bridge 和 Haswell 的比較。
內部 Ring 匯流排負責交換資料的部分，吞吐量提升 1 倍，耗電量不變僅多了 50％ 的電晶體數量，LLC（L3 快取）在處理失誤時的吞吐量也提升 1 倍。此外就是 eDRAM 的變更部分，在先前的微架構中，LLC 需要有 25％（512KB）的容量花在 eDRAM 的存取標記，而且 eDRAM 也無法和處理核心、繪圖核心以外的區域直接溝通。
ADVERTISEMENT
到了 Skylake 微架構，eDRAM 的控制器接在 System Agent，能夠快取處理器封裝內部的所有資料，也不須再沖刷掉內部資料以維持快取一致性。改接在 System Agent 之後，對於降低耗電量也有好處，顯示螢幕更新不必再喚醒部分核心。
▲Skylake 之前的微架構使用 eDRAM 需耗損 512KB LLC 容量。
▲Skylake 將 eDRAM 改由 System Agent 管理，快取一致性獲得保障的同時還有降低耗電量的功用。
Intel 在 Skylake 中還加入了 Intel Speed Shift Technology，處理核心能夠自行在不同的 P-State 中切換，延遲僅為 1ms。過去舊款的處理器由作業系統控制，延遲約為 30ms，不過新款的切換方式還需要作業系統協助才行（Windows 10 已支援）。
▲省電效率加強機制。
▲Duty Cycle Control 以核心的啟閉替代過往的低時脈運作。
Duty Cycle Control 則是以核心的啟閉，模擬過去時脈比較低的 P-State，直接避免低時脈電晶體的漏電問題，換取更有效率的運作。SpeedStep Techonology 現在也不僅僅是支援處理核心，System Agent、DDR、eDRAM I/O 也包含在內。其它像是內部用來連接各區塊的線路，也能夠在工作完成時分別進入省電狀態。
資料來源
延伸閱讀
ADVERTISEMENT