AMD Zen 6 升級單 CCD 12 核心，兩個 CCD 終於可以直接互連

著名爆料大神 MLID 公布了 AMD Zen 6 在桌機、筆電上的諸多晶片設計細節（不涉及資料中心 EPYC），其中至少兩項變化堪稱 AMD Ryzen 引入 chiplet 系列以來最具革命性的變化。不過注意，MLID 的爆料往往都很勁爆，但是精準度不敢完全保證。

按照他的說法，Zen 6 的桌機版代號為「Olympic Ridge」，不是之前傳聞的「Meduasa Ridge」，主流行動版的代號則確實是「Medusa Point」。

AMD Zen 6 仍將是 CCD＋IOD 的組合式設計，其中 CCD 升級為 3 奈米級製程，大概率台積電 N3E（Intel 用的是 N3B）——之前傳聞過 2 奈米，但應該是 EPYC 版本的。

IOD 部分升級為 4 奈米級製程，但不是來自台積電，而是交給三星代工，極可能是 4LPP 版本，用上了 EUV 極紫外光刻。

Ryzen 的 CCD 一直都是單個 8 核心設計，這一次終於升級 12 核心，三級快取將順應地從 32MB 增加到 48MB，因此我們將會在主流桌面上看到 24 核心型號。

如果再疊加 64MB 3D 快取，二級快取維持每核心 1MB，那麼我們將看到恐怖的 184MB 快取，也就是 24MB＋96MB＋64MB！

同時，以往的 CCD 都透過 Infinity Fabirc 匯流排連接 IOD，而兩個 CCD 之間沒有直接互連，因此如果跨 CCD 的延遲一直比較高。

Zen 6 時代，兩個 CCD 將透過一種新的低延遲橋接匯流排彼此打通，徹底解決這一頑疾。

正因如此，未來的兩個 CCD 之間、CCD 與 IOD 之間將不再相隔一段距離，而是緊緊挨在一起。

IOD 部分除了升級製程，也會升級 GPU、記憶體甚至是 PCIe。

記憶體現在可以支援 DDR5-8000 甚至更高，但需要 1:2 分頻，否則的話甜點頻率在 DDR5-6200/6400 左右，而下代分頻的話可以達到甚至超過 DDR5-10000，不分頻也會更高但暫無具體數字。

GPU 方面，有望升級到 RDNA4 架構，計算單元最多還是 16 個，搭配大容量二級快取。

PCIe 方面不確認，可能升級 PCIe 5.0，也可能增加更多通道。

行動版的 Medusa Point 也將是 chiplet，共享同樣的 CCD、IOD，不過是單個 CCD 配單個 IOD，也就是最多 12 個核心。

CCD、IOD 二者同樣肩並肩，但是 AMD 並沒有可以增加填充模組，將它補為方形。

最後，NPU AI 引擎當然也會在現有全球最強的基礎上，繼續加強，但具體情況不詳，猜測桌機端有望達到目前的 50 TOPS。