Intel 重新定義晶片製程讓自己不再「低人一等」，除了降低行銷衝擊、也要對內施加壓力

半導體大廠 Intel 在今天舉辦 Accelerated 加速日活動，最主要宣布即是大幅翻新產品製程的長期規劃，甚至還重新定義了下一世代的節點命名規則。

從外界的眼光來看，Intel 全面更新半導體製程的節點命名，似乎有點「打不過台積電就混淆視聽」的嫌疑，但從實際的產業角度分析，Intel 的行為其實具備兩大關鍵意義，甚至能還能藉此看出新任執行長 Pat Gelsinger 重新打造「藍色巨人」的決心。

重新包裝以降低行銷衝擊

攤開 Intel 對自家製程節點的全新 Road map，外界不難發現，所謂的「Intel 7」實際上就是「10nm Enhanced SuperFin」的重新命名，對應到台積電的 TSMC N5+（5 奈米+）製程；「Intel 4」則是過往的 Intel 7 奈米製程。

至於所謂的「Intel 20A」，雖然用上了「埃米」看起來很厲害，但事實上就是 Intel 過往所定義的「5nm」，對應到台積電的 TSMC N2（2 奈米）製程。

這次 Intel 重新命名過的製程節點，雖然比起過往更為細緻，且將半節點更新重新包裝為一個品牌，但卻也讓市場變得更加混亂。尤其，消費者未來將無法再透過直觀的名稱對照，把 Intel 的製程拿來其它對手進行比較。

將技術名詞與產品名稱脫鉤的策略，對於這家美國半導體大廠來說，事實上有著不少好處。

首先，在半導體製程進入 14 奈米時期之後，半導體廠商如台積電、三星、IBM 等等，雖然都有著共通的製程節點命名方式，但就實際產品狀況而言，不同公司間卻有著截然不同的定義。

以台積電跟 Intel 進行舉例，台積電 7 奈米製程的極限電晶體密度為 91.20 MTr/mm2，但 Intel 的 7 奈米則是 100.76 MTr/mm2，雙方有著相當程度上的差距。

▲ 各大半導體廠商製程定義，以及電晶體極限密度的交叉對照表。（圖片來源：Anandtech）

單純就製程名稱上的超前，讓台積電有了行銷面優勢，所以 Intel 過往也不只一次強調過，傳統命名方式早已無法切合電晶體本身的特性，消費者應該把重點擺在產品本身的效能增益。

此外，Intel 重新定義製程節點的名稱後，客戶也不需要多花心力，將 Intel 的產品跟外界進行比較，只要去明白 Intel 本身的定義方式與原則，尋找符合需求的解決方案即可，這對於 Intel 發展晶片代工業務來說，絕對有著顯著的幫助。

雖然不能否認現時身為技術落後方的 Intel，拋出重新命名的議題或許有些鴕鳥心態，但不同公司間的半導體製程早已有著巨大差異，卻也是業界難以忽視的事實。讓「技術名詞」跟「品牌行銷」互相分隔得更清楚，對於整個大環境而言應該是相對較好的做法。

另一方面，Intel 本次所發表的長期路線圖，事實上比起過往要來緊湊許多，對於內部開發團隊來說，絕對稱得上是一場嚴峻的挑戰，同時卻也能視為執行長 Pat Gelsinger，為了讓 Intel 追上甚至超前台積電，所展現出的堅毅決心。

官方計畫，自 Intel 7 過渡到 Intel 4 只需短短一年，從 Intel 4 過渡到 Intel 3 也僅有一年，而從 Intel 3 發展到 Intel 20A 同樣只有一年，而且每次升級的任務目標都十分明確。

換句話說，Intel 打算用三年時間，從 10 奈米製程飛越到 5 奈米製程，如此密集且高頻率的更新，加上跨越三個完整節點的升級幅度，令外界感到十分震撼，對 Intel 開發團隊更有著極大的時間壓力。

Intel 選擇將製程的更新腳步拉得更緊、目標更顯著，配合半節點升級包裝成新品牌推出，稱得上對內、對外都傑出的兩面手法，一來不僅給予消費者 Intel 正在進步的感覺，同時若技術團隊確實達成任務，也能夠產生成就與回饋感。

只不過，雖然 Intel 拋出如此緊湊的路線圖，但對於從 14 奈米進步到 10 奈米，就花了不知道多少時間的 Intel 來說，這樣的 Road map 到底能不能順利成真，多少令人感到懷疑。

Pat Gelsinger 選擇將時間壓力拋給製造工廠，或許也是改革 Intel 內部的必要手段，畢竟如果不加緊開發的腳步，Intel 只會於半導體製程上持續落後，更別提重新回到領頭羊的地位。