台積電首次公開2nm製程細節：性能提升15％、功耗降低35％

IEDM 2024大會上，台積電首次披露了N2 2nm製程的關鍵技術細節和性能指標：對比3nm，電晶體密度增加15％，同等功耗下性能提升15％，同等性能下功耗降低24-35％。

台積電2nm首次引入全環繞柵極(GAA)奈米片電晶體，有助於調整通道寬度，平衡性能與能效。

新製程還增加了NanoFlex DTCO(設計技術聯合最佳化)，可以開發麵積最小化、能效增強的更矮單元，或者性能最大化的更高單元。

此外還有第三代偶極子內建，包括N型、P型，從而支援六個電壓閾值檔(6-Vt)，範圍200mV。

通過種種改進，N型、P型奈米片電晶體的I/CV速度分別提升了70％、110％。

對比傳統的FinFET電晶體，新製程的奈米片電晶體可以在0.5-0.6V的低電壓下，獲得顯著的能效提升，可以將頻率提升大約20％，待機功耗降低大約75％。

SRAM密度也達到了創紀錄的新高，每平方毫米約38Mb。

此外，台積電2nm還應用了全新的MOL中段製程、BEOL後段製程，電阻降低20％，能效更高。

值得一提的是，第一層金屬層(M1)現在只需一步蝕刻(1P1E)、一次EVU曝光即可完成，大大降低了複雜度、光罩數量。

針對高性能計算應用，台積電2nm還引入了超高性能的SHP-MiM電容，容量大約每平方毫米200fF，可以獲得更高的運行頻率。

按照台積電的說法，28nm製程以來，歷經六代製程改進，單位面積的能效比已經提升了超過140倍！