2025.04.16 09:00

傳英特爾18A製程效能超越2奈米同級台積電N2與三星SF2,預計2025年底量產

ADVERTISEMENT

根據TechInsights 的最新分析指出,英特爾(Intel)即將推出的 18A 製程節點在2奈米等級競爭中,表現優於台積電 N2 與三星 SF2,成為目前效能領先的製程技術之一。

在 TechInsights 以自訂評分標準進行的效能評比中,英特爾 18A 獲得 2.53 分,明顯高於台積電 N2 的 2.27 分與三星 SF2 的 2.19 分。這代表在同級的 2 奈米製程節點中,英特爾目前暫時領先。

背面供電技術帶來重大突破

18A 是英特爾首個採用「背面供電網路」(BSPDN, Backside Power Delivery Network)的製程節點,將在 2025 年底應用於新一代 Panther Lake CPU 中進行測試,並預計於 2026 年初正式出貨。

ADVERTISEMENT

這項創新的電源架構有助於:

  • 提升 5~10% 的佈局效率與元件利用率

  • 降低互連電阻

  • 提高最高 4% 的等效電源效能(ISO Power Performance)

這些成果主要來自於相較傳統前端電源線路的內建電阻大幅降低。

每瓦效能提升15%,晶體管密度增加30%以上

與先前的 Intel 3 製程相比,18A 的每瓦效能提升達 15%,在相同晶片面積下可容納多出超過 30% 的晶體管。該製程採用了 RibbonFET 技術,目前已進入風險試產階段。

ADVERTISEMENT

英特爾表示:「我們正進行最後階段的壓力測試,預期將在 2025 年下半年進入大規模量產。」

SRAM 密度創新突破 擊破縮放極限迷思

在 SRAM(靜態隨機存取記憶體)設計上,英特爾也展現進步。高效能 SRAM 單元從 Intel 3 的 0.03 µm² 縮小到 18A 的 0.023 µm²,而高密度版本更縮小至 0.021 µm²,代表縮放係數分別為 0.77 與 0.88,突破了過往 SRAM 難以再縮的假設。

此外,英特爾提出「環繞陣列」PowerVia 架構,將供電線路改為從晶片背面進入 I/O、控制與解碼器電路,有效解決電壓降與訊號干擾問題,提升了整體晶片整合與效能表現。

ADVERTISEMENT

目前,18A 製程可達到 38.1 Mbit/mm² 的巨集位元密度,與台積電 N2 不相上下,成為極具競爭力的新世代節點。

隨著新架構與製程陸續定案,外界對英特爾能否藉 18A 重返晶片製程競爭第一線充滿期待。

 

ADVERTISEMENT

 

ADVERTISEMENT