無電容的3D Super-DRAM，潛力無限

自1966年被IBM研究中心的 Robert H. Dennard發明至今，動態隨機存取記憶體（DRAM）已經經過了數十年的發展，並成為記憶體市場最大的細分領域，佔據了58%的記憶體市場規模。

憑借著經濟、可靠、高效等特點，DRAM 被廣泛運用於大容量的主記憶體。2018年，DRAM 的市場規模就已達到1000億美元，根據 IC Insights 最新預測，預計到2026年全球 DRAM 市場規模甚至有望達到1219億美元左右。

然而技術的快速更迭讓 DRAM 稱霸儲存市場的同時，也讓它陷入了發展的瓶頸時期。在晶片小型化、整合化的發展趨勢下，DRAM 的缺點開始不斷被「放大」，傳統的 DRAM 已經難以滿足當前的需求，在此背景下，人們開始把目光轉向新型 DRAM 。

3D Super-DRAM是什麼？為何需要這種技術？

當前，DRAM 主要需求來源分別為PC端、行動端、伺服器端，其中PC端佔比12.6%，行動端佔比37.6%，伺服器佔比 34.9%，三者佔總需求近90%。

從目前發展事態來看，PC端已經進入了存量替代市場，出貨穩定，對 DRAM 的需求也趨於穩定。但隨著5G熱潮的到來，行動 DRAM 和伺服器 DRAM 需求變得旺盛，DRAM 迎來了「晶」拐點，智慧型手機帶來的出貨增長以及物聯網、雲端服務、商用伺服器、數據中心的強勁增長，成為拉動 DRAM 需求的主力軍。此外，DRAM 作為自動駕駛技術中不可或缺的一部分，車用 DRAM 也將成為未來的新增量。

然而，龐大的需求端下，是人們不斷增長的對高容量、高性能、小儲存單元尺寸以及低功耗儲存設備需求，這也使得 DRAM 在頻寬和延遲方面的挑戰更為緊迫，頻寬指的是可以寫入記憶體或可以從中讀取的數據量，而延遲是對記憶體的請求與其執行之間的時間間隔。受限於傳統電腦體系的馮-諾依曼架構，記憶體頻寬與計算需求之間的儲存牆問題日益突出，成為當今計算中的最大問題之一。

一般來說，電腦中的 DRAM 儲存單元由單個電晶體和單個電容器製成，即所謂的 1T1C 設計。這種儲存單元在寫入時打開電晶體，電荷被推入電容器 (1) 或從電容器 (0) 去除；讀取時則會提取並度量電荷。該系統速度超級快，價格便宜，並且功耗很小，但它也有一些缺點。

DRAM 作為一種易失性的、基於電容的、破壞性讀取形式的記憶體，在讀取的時候會消耗電容器的電量，因此讀取就要將該位寫回到記憶體中。即使不進行讀取，電荷最終也會透過電晶體從電容器中洩漏出來，進而隨著時間的流逝而失去其明確定義的充電狀態。雖然定期刷新可以保持數據，但這也意味著需要讀取記憶體的內容並將其重新寫回。

為了讓 DRAM 更好地滿足未來市場需求，業界也在不斷地尋找新技術來突破目前的瓶頸，3D Super-DRAM 正是其中一個主流的技術方向。

▲ 圖片來源：方正證券

據瞭解，3D Super-DRAM 是將儲存單元（Cell）堆疊至邏輯單元上方以實現在單位晶圓面積上產出上更多的產量，從這方面來說，3D Super-DRAM 可以有效解決平面 DRAM 最重要也最艱難的挑戰，那就是儲存電容的高深寬比。儲存電容的深寬比通常會隨著組件工藝微縮而呈倍數增加，也就是說，平面 DRAM 的工藝微縮會越來越困難。

除了片晶圓的裸晶產出量增加外，使用3D堆棧技術也能因為可重復使用儲存電容而有效降低 DRAM 的單位成本。因此，可以認為 DRAM 從2D架構轉向3D架構是未來的主要趨勢之一。

無電容IGZO，實現3D Super-DRAM 的候選者

當前在記憶體市場，能和 DRAM 「分庭抗禮」的 NAND Flash 早在2015年就已步入3D堆疊，並開始朝著100+層堆疊過渡，然而 DRAM 市場卻仍處於探索階段，為了使3D DRAM 能夠早日普及並量產，各大廠商和研究院所也在努力尋找突破技術。

HBM（High Bandwidth Memory，高頻寬記憶體）技術可以說是 DRAM 從傳統2D向立體3D發展的主要代表產品，開啟了 DRAM 3D化道路。它主要是透過矽通孔（Through Silicon Via, 簡稱「TSV」）技術進行晶片堆疊，以增加吞吐量並克服單一封裝內頻寬的限制，將數個 DRAM 裸片垂直堆疊，裸片之間用TVS技術連接。從技術角度看，HBM 充分利用空間、縮小面積，正契合半導體行業小型化、整合化的發展趨勢，並且突破了記憶體容量與頻寬瓶頸，被視為新一代 DRAM 解決方案。

除了HBM外，研究者們也開始在無電容技術方面下功夫，試圖借此解決目前的難題。其實關於無電容，早有Dynamic Flash Memory、VLT技術、Z-RAM等技術出現，但日前，美國和比利時的獨立研究小組IMEC在2021 IEDM 上展示了一款全新的無電容器 DRAM，這種新型的 DRAM 基於 IGZO（indium-gallium-zinc-oxide）可以完全相容 300mm BEOL （back-end-of-line），並具有>103s保留和無限 (>1011) 耐久性。

據介紹，這些結果是研究人員在為單個 IGZO 電晶體選擇最佳整合方案後獲得的，而這個最佳整合方案就是具有掩埋氧隧道和自對准接觸的後柵極整合方案。使用這種架構後，IGZO TFT（thin-film transistors）的柵極長度可以縮小到前所未有的 14nm，同時仍然保持大於100s的保留。透過 EOT（equivalent oxide thickness）縮放控制閾值電壓 (Vt )、改善接觸電阻和減小 IGZO 層厚度，可以進一步優化小柵極長度下的保持率。當後者的厚度減小到 5nm 時，甚至可以省略 O2 中的氧隧道和退火步驟，進而大大簡化了整合方法。

▲ (a) 示意圖和 (B) 具有氧隧道和 14nm 柵極長度的後柵極架構中單個 IGZO 電晶體的 TEM 圖像

其實，在2020 IEDM上，imec 就首次展示過這種無電容 DRAM，並在當時掀起了一陣熱議。2020年消息顯示，當時這款 DRAM 包括兩個 IGZO-TFTs 並且沒有儲存電容，而這種2T0C(2電晶體0電容) DRAM 架構還有望克服經典1T1C)（1電晶體1電容） DRAM 密度縮放的關鍵障礙，即小單元中 Si 電晶體的大截止電流尺寸，以及儲存電容器消耗的大面積。但在去年的「概念性」展示中，IGZO TFT 並未針對最大保留率進行優化，並且缺少對耐久性（即故障前的讀/寫循環次數）的評估。而今年這款無電容 DRAM 顯然在去年的基礎上進行了改進，保留率和耐久性都有了提高。

總的來說，今年新推出的新型 DRAM 透過對基於 IGZO 的 DRAM 架構和整合的改進，使2T0C DRAM 記憶體具有>10 3保留、無限耐久性和柵極長度縮小至 14nm。更重要的是，這些突破性的成果都使得無電容 IGZO- DRAM 成為實現高密度 3D DRAM 記憶體的合適候選者。

IGZO TFT的壽命挑戰

對於傳統的2D技術來說，工藝製程不斷微縮逼近10nm極限是不小的挑戰。製程的微縮意味著光刻及蝕刻工藝所需的光罩數量不斷提高，圖案的解析度很難得到保證。當工藝尺寸減小時，良率便無法得到控制，DRAM 領域的 bit growth 從1994年至今一直處於下滑趨勢，增速從70%降低至20%。工藝升級速度減緩，尺寸工藝減小的進程也遇到了阻礙。

目前 DRAM 領域最為成熟的光刻技術是193nmDUV 光刻機，其最大極限在大約10nm，而下一代13.5nmEUV 光刻機是 DRAM 工藝節點實現10nm以下突破的關鍵。引用此前一位網友的評論：「DRAM 工藝不斷改進，按照一代工藝一代設備，又到了不斷加碼買設備的時間節點了。」

各大原廠紛紛有意引入解析度更高的 EUV 光刻機來推動 DRAM 持續發展，但 ASML 的 EUV 一年產能僅十幾台，難以滿足當前需求，而且價格也是極其昂貴。據瞭解，ASML 亮相的新一代0.55NA EUV光刻機售價提高到19億元，高昂的售價使得 EUV 經濟效益低於 DUV，同時如何將EUV技術投入量產也成為傳統2D技術面臨的難題之一。

而對於 IGZO TFT 來說，壽命問題或許是其未來發展的一大挑戰。目前為止，IGZO TFT 退化機制尚未被完全瞭解，因此缺乏用於預測基於 IGZO 的 DRAM 壽命的准確模型。針對這個問題，IMEC 首次研究了柵極電介質對 IGZO TFT PBTI （positive bias temperature instability）的影響。

IGZO 電晶體本質上是 n 型器件，這表明 PBTI 可能是主要的退化機制。PBTI 是 Sin型 MOSFET 中眾所周知的老化機制，會嚴重影響器件的性能和可靠性，通常表現為器件閾值電壓的不期望偏移和漏極電流的降低。然而，大多數現有的 IGZO TFT 可靠性評估都忽略了柵極電介質的影響。

IMEC 研究團隊發現四種不同的機制在降解過程中起作用，每種機制具有不同的時間動力學和活化能。它們主要歸因於柵極電介質中的電子捕獲，以及在 PBTI 應力期間氫物質從柵極電介質釋放到 IGZO 溝道。

▲ 基於不同柵極電介質的 IGZO TFT（具有 12 奈米厚的非晶 IGZO 膜）的失效時間