Arm 發佈 Cortex X4、A720 和 A520 核心：全面拋棄 32 位元應用程式，效率大幅提升

Arm 公司今天發佈了 2023 年的行動處理器核心設計：Cortex-X4、A720 和 A520，這些核心都是基於 Arm v9.2 架構，只支援 64 位元指令集，不再相容 32 位元應用程式。Arm 公司表示，這些核心在性能和效率方面都有顯著的提升，同時也加強了安全性和可擴展性。

Cortex-X4 是 Arm 公司的旗艦核心，也就是我們常說的超大核心，該核心比去年的 X3 核心性能平均提高了 15%，同時在相同頻率下降低了 40% 的功耗。X4 核心主要針對高性能需求，一般只會有一到兩個這樣的核心用在晶片中。

Cortex-X4 的物理尺寸增大了不到 10%，是有史以來最高效的 Cortex-X 核心。2MB 的 L2 快取大小帶來更高的性能，還將算術邏輯單元 (ALU) 的數量從 6 個增加到 8 個，新增了一個額外的分支單元（總共 3 個），新增了一個額外的乘法累加器單元，以及流水線浮點和平方根運算。

Cortex-A720 是 Arm 公司的性能核心，在與去年的 A715 相同的功率下，核心的效率提高了 20%，性能也有所提高。A720 核心主要平衡性能和功耗，一般會有四到六個這樣的核心用在晶片中。A720 核心在前端也做了一些改進，例如縮短了流水線長度，最佳化了分支預測，以及流水化了浮點除法和平方根運算。

Cortex-A520 是 Arm 公司的效率核心，比去年的 A510 核心在相同性能下提高了 22% 的效率。A520 核心主要節省功耗和面積，一般會有兩到四個這樣的核心在晶片中。A520 核心採用了合併核架構，可以在一個複合體中共享 L2 快取、L2 轉換後備緩衝區和向量資料通路。A520 核心在前端也最佳化了分支預測，並移除或縮減了一些性能特性。

除了 CPU 核心之外，Arm 公司還更新了動態共享單元（DSU-120），這是一個將多個 CPU 核心與 L3 記憶體系統、控制邏輯和外部介面內建在一起形成一個多核叢集的模組。DSU-120 相比 DSU-110 有多項改進，例如支援最多 14 個 CPU 核心（原來是 12 個），支援最多 32MB 的 L3 快取。