鎧俠公佈3D NAND快閃記憶體發展藍圖,計畫2027年實現1000層堆疊

鎧俠公佈3D NAND快閃記憶體發展藍圖,計畫2027年實現1000層堆疊

鎧俠最近公佈了3D NAND快閃記憶體發展藍圖,目標2027年實現1000層堆疊。

自2014年以來,3D NAND快閃記憶體的層數經歷了顯著的增長,從初期的24層迅速攀升至2022年的238層,短短8年間實現了驚人的10倍增長。鎧俠正是基於這種每年平均1.33倍的增長速度,預測到2027年達到1000層堆疊的目標是完全可行的。

鎧俠公佈3D NAND快閃記憶體發展藍圖,計畫2027年實現1000層堆疊

在3D NAND快閃記憶體技術的競賽中,鎧俠展現出了對層數挑戰的堅定決心,其目標似乎比三星更為激進。三星雖也計畫在2030年之前推出超過1000層的先進NAND快閃記憶體晶片,並計畫引入新型鐵電材料來實現這一目標,但鎧俠卻更早地設定了具體的實現時間表。

鎧俠公佈3D NAND快閃記憶體發展藍圖,計畫2027年實現1000層堆疊

去年,鎧俠推出了BiCS8 3D NAND快閃記憶體,其層數高達218層,採用1Tb三層單元(TLC)和四層單元(QLC)技術,並通過創新的橫向收縮技術,成功將位密度提高了50%以上。

若要實現2027年1000層堆疊的宏偉目標,鎧俠可能會進一步探索五層單元(PLC)技術的應用。

鎧俠公佈3D NAND快閃記憶體發展藍圖,計畫2027年實現1000層堆疊

值得注意的是,提高3D NAND晶片的密度並非僅僅意味著增加層數,更涉及到製造過程中可能遇到的一系列新問題和技術挑戰。

 

 

cnBeta
作者

cnBeta.COM(被網友簡稱為CB、cβ),官方自我定位「中文業界資訊站」,是一個提供IT相關新聞資訊、技術文章和評論的中文網站。其主要特色為遊客的匿名評論及線上互動,形成獨特的社群文化。

使用 Facebook 留言
發表回應
謹慎發言,尊重彼此。按此展開留言規則