7奈米製程大亂鬥，台積電與三星技術訴求各不同

10奈米以下製程，則因為美國 Global Foundries 宣佈無限期展延7奈米製程，Intel 尚無法突破在10奈米製程瓶頸的結果， 7奈米製程由台灣台積電與韓國三星雙雄稱霸 。

廠商在7奈米先進製程的競爭勝出因素在於穩定的量產性與良率表現，此因素也影響客戶下單的意願。

台積電、三星7奈米策略不同

台積電的7奈米「走穩紮穩打」路線，量產初期使用深紫外光刻（DUV）曝光，利用沉浸式曝光和多重曝光技術平穩轉進7奈米。而第一代7奈米鰭式場效電晶體（FinFET）製程已經在2017年第二季進入試量產階段，與10奈米 FinFET 製程相比，7奈米 FinFET 製程可以在電晶體數量相同的情況下使晶片減少37%，或在電路複雜度相同的情況下降低40%功耗。

等到 DUV 穩定後，再轉換到極紫外光（EUV）曝光10奈米以下製程，針對 EUV 最佳化布線密度可減少10%到20%的面積，或在電路複雜度相同的情況下，比第一代7奈米 FinFET 再降低10%功耗。

而三星則走大膽前進路線。直接搶進7奈米 EUV，而在7奈米之後則規劃使用第二代 EUV 曝光技術的6奈米製程，屬於7奈米 EUV 技術的加強版，電器效能更好。在2018年下半年試產使用7奈米 EUV 技術產品，大規模投產時間為2019年下半年，而6奈米製程應該會在2020年後出現。

Intel持續與10奈米製程苦戰

至於 Intel 則繼續和10奈米製程苦戰。主要原因為過於堅持整合的模式，在X86上架構進行設計與製造的同步投資，當行動裝置與非通用處理器興起時，錯失先機。

在行動領域，不同於對手選擇 ARM 架構，Intel 堅持利用製造能力創造更有效率的X86晶片。而在非通用處理器部分，Intel GPU 為 Larrabee 架構，一樣是基於X86的圖形晶片，但卻沒有考量到不同應用環境所需 GPU 的性能差異。

不過藉由 EUV 實現7奈米以下的微縮製程有很多問題要克服，舉例來說，生產性（Throught）降低、曝光裝置消費電力過大、光罩防塵薄膜 Pellicle 課題與光阻 Pattern 限制的問題。

面對以上問題已有不少設備廠商提供相應解決方案，如「鈷」金屬的導入與新一代 EUV 光學系統的設計。

• 本文授權轉載自:bnext(數位時代)