AMD Zen5 架構的下一代行動版Ryzen處理器「Strix Point」快來了，從處理器單元、內顯單元以及 NPU 均採用新架構，能否讓筆電帶來新的氣象？現在4奈米Strix Point處理器的首張裸片截圖，在中國網友的爆料之下浮出水面。
Strix Point的晶片尺寸明顯大於「Phoenix」。它的尺寸為 12.06 公釐 x 18.71 公釐（長 x 寬），而「Phoenix」的尺寸為 9.06 公釐 x 15.01 公釐。晶片尺寸的增加主要來自於更大的 CPU、iGPU 和 NPU。製程從「Phoenix」及其衍生產品「Hawk Point」的台積電 N4 改進為較新的台積電 N4P 節點。
網友Nemez (GPUsAreMagic)詳細註釋了裸片截圖。CPU 現在有 12 個核心，分佈在兩個 CCX 上，其中一個包含 4 個"Zen 5"核心，共享 16 MB 三級快取；另一個包含 8 個"Zen 5c"核心，共享 8 MB 三級快取。這兩個 CCX 通過 Infinity Fabric 與晶片的其他部分相連。相當大的 iGPU 位於晶片的中央區域。它基於 RDNA 3.5 圖形架構，擁有 8 個工作組處理器 (WGP)，或 16 個計算單元 (CU)，價值 1,024 個流處理器。其他關鍵元件包括 4 個渲染後端（16 個 ROP）和控制邏輯。GPU 有自己的 2 MB 二級快取，用於緩衝向 Infinity Fabric 的傳輸。
與 iGPU 略有不同的是其關聯元件--媒體引擎和顯示引擎。媒體引擎為 h.264、h.265 和 AV1 以及幾種傳統視訊格式的編碼和解碼提供硬體加速。顯示引擎負責將 iGPU 的幀輸出編碼為各種連接器格式（如 DisplayPort、eDP、HDMI），包括硬體加速顯示流壓縮；而顯示物理層器件則處理連接器的物理層。
NPU 是"Strix Point"的第三個主要邏輯元件。AMD 的第二代 NPU 明顯大於"Phoenix"中的 NPU。它基於更先進的 XDNA 2 架構，包含 32 個人工智慧引擎瓦片，可與自己的高速本地記憶體和與 Infinity Fabric 介面的控制邏輯對話。該 NPU 的設計滿足並超越了 Microsoft Copilot+ 的硬體要求，可提供 50 TOPS 的吞吐量。
記憶體控制器支援雙通道（160 位）DDR5（本機 DDR5-5600）和 128 位元 LPDDR5（速度高達 LPDDR5-7500）。Nemez 指出，"Phoenix 2"和"Phoenix"晶片上也有這種 SRAM 快取，但"Raphael"和"Dragon Range"中的 cIOD 記憶體控制器上沒有。
在過去的三代產品中，AMD 一直在將 PCIe 通道數以4個為基數在減少。"Cezanne"具有 24 條 PCIe Gen 3 通道（x16 PEG + x4 NVMe + x4 晶片組匯流排或 GPP）；而"Phoenix"則將其縮短為 20 條 PCIe Gen 4 通道（x8 PEG + x4 NVMe + x4 晶片組匯流排或 GPP + x4 組態為 USB4）。較新的"Strix Point"則將其進一步縮減至 16 條 PCIe Gen 4 通道（x8 PEG + x4 NVMe + x4 組態為 USB4 或 GPP）。
減少 PCIe 通道背後的理念是，"Strix Point"旨在與"Lunar Lake"對決，後者也只有 x4 的 PEG/GPP 通道，而當"Arrow Lake-H"和"Arrow Lake-HX"最終面世時，它們將遭遇 AMD 的"Fire Range"晶片，後者擁有 28 條 PCIe Gen 5 介面，甚至可以與最快的獨立行動版 GPU 一拼。
請注意！留言要自負法律責任，相關案例層出不窮，請慎重發文！