台積電公布 N2（2nm）製程缺陷率：表現優於 3nm、5nm、7nm

在近期舉行的北美技術論壇（North America Technology Symposium）上，台積電（TSMC）首度公開了 N2（2 奈米）製程的缺陷率（D0）情況，顯示 N2 的表現比過往 7nm、5nm、3nm 等歷代製程更為優異。

雖然台積電並未直接公布具體數據，但從官方展示的不同製程隨時間推移的缺陷率趨勢圖來看，N2的表現相當亮眼。

N2 製程首次導入全環繞閘極晶體管（GAAFET）架構，目前距離量產大約還有兩個季度，預計將於年底正式進入大規模生產。根據台積電透露，N2試產近兩個月以來，缺陷率與當時的 N5/N4 相當，甚至稍微更低，並且明顯優於 N7/N6 及 N3/N3P 製程。

從過往經驗來看，在試產至量產半年內，N7/N6 綜合缺陷率最高；N3/N3P 從量產開始就有所改善；而 N5/N4 則在試產初期就展現出明顯低缺陷率的優勢。若 N2 能延續 N5/N4 的良好趨勢，其未來量產前景可期。

台積電也指出，一項新製程的缺陷率能否快速下降，除了技術本身的成熟度之外，也取決於流片（試製）數量與產能規模。流片數量越多、產能擴展越快，越能提早發現並修正潛在問題，進一步加速製程成熟。

目前，N2 製程已流片的晶片數量明顯高於以往同期的其他製程，這也是其能迅速改善缺陷率的關鍵之一。